1樓：旁文玉建媼
一般認為對於ttl電平。
來說3v—vcc算是高電平。算是低電平。處於兩者之間的狀態，電平無法確定。邏輯狀態不穩定。
所以數位電路一般就是兩種狀態，要麼高電平，要麼低電平。（當然還有一種高阻態，相當於ttl中的集電極開路狀態）。如果出現了其他形式的電壓狀態，那麼只能認為你的系統有故障了。
但是這裡面還有乙個問題。就是如果你用萬用舉搏表。
去測量高頻數位電路（電平櫻困變化很快的電路，比如晶振。
引腳上的電壓）你會發現量出來的電壓確實是。原因在於一般的萬用表只能測量直流電壓。或脊答念者頻率為50hz的交流電。
如果測量其他頻率的電壓要用示波器。比如測量高頻的數碼訊號時如果你在示波器上看，就是明顯的方波訊號了。
2樓：性寧辜戊
沒有絕對的分界線，中間值不可靠，要避免。
數位電路現在常用的是ttl和cmos兩種：
ttl電源電壓純拿此是5v,高電平是，低電平，中間電壓值要避免，邏輯狀態不穩定。
cmos電源電壓較寬，有的可達12v,高電平接近vcc值，一般，低電平。
同樣要避免中間值。
5v電源系統，cmos與ttl系統電平可做迅以相容，有時需要加乙個上拉電阻。對模擬與數位電路之間電平的轉換，可以採用輸入端是施密特觸敏銀髮方式的器件。
3樓：城菲弘琴
這要看具體的器件拉。
數位電路的輸入端都有下列兩個引數：
1）最低高電平輸入電壓，vih；輸入電壓高於這個電壓，為穩定的高電平。
1）最高低電平輸入電壓，鬥消培vil；輸入電壓低於這個電壓，為穩定的低電平。
3）介於這兩橋者者之間的電壓，是不穩定狀態，可能是高電平，也可能是低電平。
在設計數位電路時，空唯前級輸出訊號的電平必須滿足後級器件的上述1）和2）條件，電路才能穩定工作。
4樓：計清竹城環
數位電路如咐戚中高電平和低電平是「好」的電平，能清楚渣陵地表示電路的邏輯狀態。
中間電平是「壞」電平，你不知道它到底是「高」還是「低」。
對輸入端來說，遇到中間電平，輸出端的狀態是無法確定的，可能是「高」，也可能是「低」，這不是我們的希望的。對簡兄輸出端來說，如果出現中間電平，說明電路可能出故障了，需要更換了。
5樓：德蕾亢綾
類比電路需要考慮線性和動態範圍，所睜肢敬以工作電壓不可以做的很低；而數位電路只是提供了邏輯狀態的輸入和輸出，具體說也就是能表示高電平和悉慎低電平就可以了，這一點與類比電路有明顯的區別，因此數位電路的工作電壓可以比較低。
工作電壓低的好處很多：元器件不易損壞，耗電少等等。
工作電壓低了，當然輸出、輸入電平也就低了，不過這個也涉及到乙個統一標準問題，最早的時候是規定了5v的工作電壓，後來逐步降低到飢虧或更低。
數位電路中的高電平電壓是指幾v到幾v，還有低電平？
6樓：信必鑫服務平臺
在數位電路中，般規定低電平為0~，高電平為。低電平表示0，高電平表示1。
但是也有特殊情況，在流動裝置中，電池的電壓會隨使用時間的的推移而降低，如果規定高電平最低為的話可能裝置的使用時間會大大降低，此時規定的高電平電壓會低一點，最低會有左右。
高電平、低電平是相對的。涉及各電路的「門坎」，高電平和低電平有時是一小範圍；有時是電源電壓的一半左右為中間量，數位電路高低電平接近正負電源值；
數位電路有幾種電平狀態
7樓：富貴
數位電路有ttl，lvttl，cmos，rs232四種電平狀態。
拓展資料】數位電路是進行算術和邏輯運算的電路。
用數碼訊號完成對數字量進行算術運算和邏輯運算的電路稱為數位電路，或數字系統。
由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。現代的數位電路由半導體工藝製成的若干數字整合器件構造而成。邏輯閘是數字邏輯電路的基本單元。
儲存器是用來儲存二進位資料的數位電路。從整體上看，數位電路可以分為組合邏輯電路和時序邏輯電路兩大類。
數位電路中的高電平電壓是指幾v到幾v，還有低電平？
8樓：津人依夢
在數位電路中，般規定低電平為0~，高電平為。低電平表示0，高電平表示1。
但是也有特版殊情況，權。
在流動裝置中，電池的電壓會隨使用時間的的推移而降低，如果規定高電平最低為的話可能裝置的使用時間會大大降低，此時規定的高電平電壓會低一點，最低會有左右。
高電平、低電平是相對的。涉及各電路的「門坎」，高電平和低電平有時是一小範圍；有時是電源電壓的一半左右為中間量，數位電路高低電平接近正負電源值；
9樓：黑豹
理想的數位電路電平是這樣的：輸入小於1/2vcc(電源電壓)就是低電平，反之是高電平。實際的器。
回件是做不答到的，也不實用，如果輸入電壓在1/2vcc附近有干擾，就會發生錯誤的輸入訊號。現在常用的是：
ttl數位電路電源是5v， 《高電平 < 5v, 0v < =) 低電平 <
cmos數位電路電源電壓一般是3v--9v, 2/3vcc < 高電平 < =) vcc,0v < =) 低電平<1/3vcc。
中間的電壓區域是不穩定的，cmos器件不穩定區域電壓高於ttl器件。如果是帶施密特輸入結構的器件不穩定區域很小，接近理想器件。
總之，數位電路的電平可以這麼認為：
2/3vcc < 高電平 < =) vcc,0v < =) 低電平<1/3vcc。
10樓：風雷小草
這個是在具體應用中人為規定的，一般把高電平規定為數位電路的供電電壓，低電平規定為0v。
數位電路中低電平有效和非運算的區別
低電平有效,指bai輸入端訊號對 du器件的作用,zhi特指器件的使用方dao法 非運算 指器專 件具屬有的邏輯功能,特指邏輯運算。器件輸入端 前面 或側面 有圈,表示該端輸入訊號 低電平有效 可以理解為 低電平經過這個圈轉換為高電平輸入器件中 但實際器件內不一定非要有這個 轉換 可能僅僅是器件內部...
學數位電路和類比電路有什麼好處，數位電路和類比電路的區別？？
怎麼說呢?類比電路工作在飽和導通或者截止狀態,就是類比電路了。實際上,早期分立原件的數位電路也是用模擬元器件比如三極體做的,只不過它們不是工作在放大狀態,而是工作在導通或者截止狀態而已。將來可以做的事可多了去了，電氣工程，電子技術開發，各種電器，電子裝置，儀器儀表的設計，維護。當然了，完全自學，如果...
問個數位電路的問題,一個數位電路問題
高 低電平有個門限值 閥值 再代入 rc 充放電公式計算時間，麻煩。工程的問題多數可以通過實驗得出結果，產生一個近似的公式，對於電路設計精度足夠了。振盪器晶片手冊會給出計算公式。一般設計時鐘電路是不用閘電路的，專用晶片的效能比通用晶片好。如採用運放做比較器就不是好方法。一個數位電路問題 如果四捨五入...