1樓：生活類答題小能手
和外頻及倍頻有關因為實際頻率=外頻×倍頻；和正在處理的任務量有關，為了節能很多處理器都採用了輕任務自動降頻團肆李模式。
cpu的主頻，即cpu核心工作的時脈頻率（cpu clock speed）。cpu主頻的高低， 對衡量處理器的效能來說是乙個很重要的方面，對處理器的效能影響很大。cpu主頻越高，處理器的效能越好，主頻的高低對於cpu運算速度至關重要，主頻越高，處理器當然越快，所處理的資料就越多越快。
但是使用主頻的高低來衡量處理器的效能，需要在相同的條件下相互比較，比如核心與執行緒數量，核心工藝（指令集），架構、核心快取等因素對於處理器來說也非常重要。
核心（die）又稱為核心，是cpu最重要的組成部分，是由單晶矽以一定的生產工藝製造出來的，cpu所有的計算、接受/儲存命令、處理資料都由核心執行。核心數量越多，代表著處理雹簡器所能處理的資料和塌遲任務越多，不同處理器的單核心效能也是有高低的。
2樓：匿名使用者
組合邏輯電路的輸出只取決於當前的輸入值。
而時序邏輯電路的輸出，碼兆不僅取決於當前的輸入值，還與當前電路所處的狀態有關。也就是說時序邏此模敗輯電路一定有記憶森顫功能的元件，如各種觸發器，暫存器等。
同步時序邏輯電路和非同步時序邏輯電路有何不同?
3樓：太平洋科技
一、核心邏輯不同。
1、非同步電路電路的核心邏輯是組合電路，比如非同步的fifo/ram讀寫訊號、位址解碼訊號等電路。
2、電路的核心邏輯是由各種各樣的觸發器實現的，所以比較容易使用暫存器的非同步復位/置位端，以使整個電路有乙個確定的初始狀態。
二、電路的輸出不同。
1、非同步電路的輸出不依賴於某乙個時鐘，也就說不是由時鐘訊號驅動觸發器產生的。
2、同步整個電路是由時鐘沿驅動的。
三、特點不同。
1、非同步電路謹薯非常容易產生毛刺，且易受環境的影響，不利於器件的移植。
2、同步電路以觸發器為主體的同步時序電路可以很好的避免毛刺的影響，使設計更可靠；同步時序豎棚電路利於器件移植，因為環境以及器件工藝對同步電路的影響幾乎可以不考慮；同步電路可以容易的組織流水線，提高晶元的執行速率。
同步時序邏輯電路有什麼特點？
4樓：一嘆
同步時序邏輯電路和非同步時序邏輯電路的區別：
1、時鐘訊號不同。
在同步時序邏輯電路中有乙個公共的時鐘訊號，電路中各記憶元件受它統一控制，只有在該時鐘訊號到來時，記憶元件的狀態才能發生變化，從而使時序電路的輸出發生變化，而且每來乙個時鐘訊號，記憶元件的狀態和電路輸出狀態才能改變一次。
由於非同步電路沒有統一的時鐘，狀態變化的時刻是不穩定的，通常輸入訊號只在電路處於穩定狀態時才發生變化。
2、觸發器的狀態是否變化。
同步時序電路中幾乎所有的時序邏輯都是「同步邏輯」，有乙個「時鐘」訊號，所有的內部記憶體（'內部狀態'）只會在時鐘的邊沿時候改變。
非同步時序邏輯電路分析時，還需考略各觸發器的時鐘訊號，當某觸發器時鐘有效訊號到來時，該觸發器狀態按狀態方程進行改變，而無時鐘有效訊號到來時，該觸發器狀態將保持原有的狀態不變。
1. 非同步時序邏輯電路與同步時序邏輯電路有何區別?
5樓：泰和數控
在同步時序電路中全部觸發器均用同乙個外部時鐘脈衝cp觸發。
而在非同步時序電路中各觸發器則可以採用不同的時鐘訊號觸發。
組合邏輯電路：
組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。組合邏輯電路可以有若個輸入變數和若干個輸出變數，其每個輸出變數是其輸入的邏輯函式，其每個時刻的輸出變數的狀態僅與當時的輸入變數的狀態有關，與本輸出的原來狀態及輸入的原狀態無關，也就是輸入狀態的變化立即反映在輸出狀態的變化。組合邏輯電路沒有記憶功能。
時序邏輯電路：
時序邏輯電路在邏輯功能上的特點是任意時刻的輸出不僅取決於當時的輸入訊號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。時序電路具有記憶功能。
時序邏輯電路可以分為同步時序電路和非同步時序電路兩大類：
1.同步時序電路：同步時序電路是指各觸發器的時鐘端全部連線在一起，並接系統時鐘端；只有當時鍾脈衝到來時，電路的狀態才能改變；改變後的狀態將一直保持到下乙個時鐘脈衝的到來，此時無論外部輸入x有無變化；狀態表中的每個狀態都是穩定的。
2.非同步時序電路：非同步時序電路是指電路中除以使用帶時鐘的觸發器外，還可以使用不帶時鐘的觸發器和延遲元件作為儲存元件；電路中沒有統一的時鐘；電路狀態的改變由外部輸入的變化直接引起。
可將非同步時序邏輯電路分為脈衝非同步時序電路和電平非同步時序電路。
6樓：網友
同步時序電路是指各觸發器的cp端連在一起的，所有觸發器的狀態變化受同一時鐘的上公升沿或下降沿統一控制；
而非同步時序電路中各觸發器的cp端不全連在一起，各觸發端的狀態變化不受同一時鐘脈衝的統一控制；
什麼樣的同步時序電路具有自啟動特性？
7樓：花街酒醉
時序電路中，有些電路使用的觸發器。
存有有效狀態和無效狀態兩種情況，電路一旦進入內無效狀態，就失去了容意義。在電源故障或干擾訊號使電路進入無效狀態後，電路就一直在無效狀態下迴圈，電路能否自動回到有效狀態就是關鍵。只有重新啟動才能回到有效狀態的電路叫不能自啟動的電路，不用重新啟動就自動回到有效狀態的電路叫自啟動電路。
例如「同步七進位遞增計數器。
就是帶有自啟特性的同步時序電路。
若電路不能自啟動，則需要採取措施加以解決。
一種解決辦法是在電路開始工作時通過預置數將電路的狀態置成有效狀態迴圈中的某一種。
另一種解決方法是通過修改邏輯設計加以解決。
同步邏輯時序電路和非同步邏輯時序電路分別有什麼特點？
8樓：極術社群
同步時序賀巧邏輯電路。
的特隱臘點：各觸發器。
的時鐘端全部連線在一起，並接在系統時鐘端，只有當時鍾脈衝到來時，電路的狀態才能改變。改變後的狀態將一直保持到下乙個時鐘脈衝的到來，此時無論外部輸入 x 有無變化，狀態表中的每個狀態都是穩定的。
非同步時序邏輯電路的特點：電路中除可以使用帶時鐘的觸發器外，禪攜鍵還可以使用不帶時鐘的觸發器和延遲元件作為儲存元件，電路中沒有統一的時鐘，電路狀態的改變由外部輸入的變化直接引起。
同步時序電路可以執行的最大頻率和什麼有關
9樓：歷史小店
1、外頻及倍頻有關（因為實際頻率=外頻*倍頻2）2、正在處理的任務量有關（目前為了節能很多處理器都採用了輕任務自動降頻模式）
擴充套件資料。時序電路是計算機及其它電子系統中常用的一種電路。它和組合電路是完全不同的兩種型別電路。時序電路分為兩大類：同步時序邏輯電路和非同步時序邏輯電路。
在同步時序邏輯電路中有乙個公共的時鐘訊號，電路中各記憶元件受它統一控制，只有在該時鐘訊號到來時，記憶元件的狀態才能發生變化，從而使時序電路的輸出發生變化，而且每來乙個時鐘訊號，記憶元件的狀態和電路輸出狀態才能改變一次。
10樓：匿名使用者
時序邏輯電路包含記憶單元，輸出不僅與輸入有關，而且與之前的狀態有關，組合邏輯電路不包含記憶單元，輸出與輸入有關，與之前的狀態無關。
同步時序邏輯電路，寫出了驅動方程，狀態方程，轉換圖和轉換表
你的轉du 換表並不完整第一行應zhi該cp 0，第二行cp 1。dao。然後先把cp的脈衝內畫出來。在第一容個cp脈衝查表把對應的第一行的q0，q1，q2的值畫出來就行了 看你的圖 cp在第一個脈衝後q變成001 第二個脈衝後q變成011 第三個脈衝畫錯了應該是100 我想問你驅動方程怎麼寫出來啊...
組合邏輯電路與時序邏輯電路的區別
組合邏輯電路與時序邏輯電路的區別體現在輸入輸出關係 有無儲存 記憶 單元 結構特點上。1 輸入輸出關係 組合邏輯電路是任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。時序邏輯電路是不僅僅取決於當前的輸入訊號，而且還取決於電路原來的狀態，或者說，還與以前的輸入有關。2 有無儲存 記憶 單元...
描述時序邏輯電路的方法有等幾種A
描述時序邏輯電路的方法有 b c d 等幾種。a 方程組 b 狀態轉換真值表 c 狀態轉換圖 d 時序圖 e 真值表 請問時序邏輯電路中必須有?a計數器 b觸發器 c暫存器 d編碼器 觸發器。計數器,暫存器或多或少都是由觸發器構成的,編碼器是組合邏輯電路中的,和此題無關。請問時序邏輯電路中必須有?a...