1樓:清蒸薄荷小豬
1解 a異或b可以表示成:ab非+a非b ,用這樣的形式去掉原式中的「異或」「同636f707962616964757a686964616f31333363376462或」。再根據摩根定律和邏輯代數的方法一般就可以化簡成 最簡與或式。
如果遇到原式十分複雜的情況,可以用「卡諾圖」來化簡,其步驟一般是:
(1)將邏輯函式寫成最小項表示式
(2)按最小項表示式填卡諾圖,式中包含了的最小項其相應位置填1,其餘填0
(3)合併最小項,將相鄰的「1」圈成一組,每組含2^n個方格,每個包圍圈對應一個新的乘積項(即一個最簡與或項)。
(4)將所有包圍圈對應的乘積項相加。得到最簡與或表示式。
2解幾進位制的計數器就是看該計數器計數計了多少個數然後返回初值。比如一個計數器從1開始計數,計到11的時候其下一個狀態又變成1了,那麼就是一個11進位制的計數器。
3不好意思,這個我不確定哈,我估計是為了匹配邏輯閘的輸出電平。可以看成是一個上拉電阻。
4解首先,邏輯電路的每個狀態對應一個圈,圈內的數字是來表示該狀態。圈之間一般有箭頭,箭頭表示狀態的轉換,即從一個狀態轉換到另一個狀態。箭頭上面的數字表示狀態轉換需要的條件。
具體表示的是那個量,還要根據畫出狀態圖的狀態表。表頭上肯定會寫出的。
最後題,解
cp表示clock pulse 是工作時鐘,圖示的jk觸發器根據jk觸發器的邏輯表示式,當j=k=1時,輸出的下一個狀態 = 目前狀態 取非。即qn+1=qn非。
另:圖中哪有a,b啊?
參考資料:電子技術基礎(數字部分) 高教
希望我的回答對你有幫助哈~ ^_^
數位電子技術的邏輯函式化簡問題,還有幾個關於數位電路,ttl。時序邏輯電路這方面的問題,高分求解答
2樓:匿名使用者
1解答:
a異或b可以表示成:ab非+a非b ,用這樣的形式去掉原式中的「異或」「同或」。再根據摩根定律和邏輯代數的方法一般就可以化簡成 最簡與或式。
如果遇到原式十分複雜的情況,可以用「卡諾圖」來化簡,其步驟一般是:
(1)將邏輯函式寫成最小項表示式
(2)按最小項表示式填卡諾圖,式中包含了的最小項其相應位置填1,其餘填0
(3)合併最小項,將相鄰的「1」圈成一組,每組含2^n個方格,每個包圍圈對應一個新的乘積項(即一個最簡與或項)。
(4)將所有包圍圈對應的乘積項相加。得到最簡與或表示式。
2解答:
幾進位制的計數器就是看該計數器計數計了多少個數然後返回初值。比如一個計數器從1開始計數,計到11的時候其下一個狀態又變成1了,那麼就是一個11進位制的計數器。
3不好意思,這個我不確定哈,我估計是為了匹配邏輯閘的輸出電平。可以看成是一個上拉電阻。
4解答:
首先,邏輯電路的每個狀態對應一個圈,圈內的數字是來表示該狀態。圈之間一般有箭頭,箭頭表示狀態的轉換,即從一個狀態轉換到另一個狀態。箭頭上面的數字表示狀態轉換需要的條件。
具體表示的是那個量,還要根據畫出狀態圖的狀態表。表頭上肯定會寫出的。
最後題,解答:
cp表示clock pulse 是工作時鐘,圖示的jk觸發器根據jk觸發器的邏輯表示式,當j=k=1時,輸出的下一個狀態 = 目前狀態 取非。即qn+1=qn非。
另:圖中哪有a,b啊?
參考資料:電子技術基礎(數字部分) 高教出版社
希望我的回答對你有幫助哈~ ^_^
3樓:期待著蛻變啊
希望對你有幫助,具體見**
4樓:千年之夢
只需要多個晶片級聯就可以實現
數位電子技術試題，數位電子技術題目如圖，求大神幫忙
1 a 65 8 5 6 8 53 10 b 111010 2 1 2 1 8 1 16 1 32 58 10 c 57 10 57 10 d 3d 16 13 3 16 61 10 所以d最大。2 d3 d 8 a9 d 10 c 11 b 12 b 朋友，你這是一些什麼題目？瑪雅人的嗎？4 下圖...
數位電子技術，都包括什麼,數位電子技術課本中大概都有哪些內容
首先學會進位制之間的轉換，2 10 6 10進位制，然後是數電上的一些電子元件的電氣圖，再者是組合邏輯電路，接著是時序邏輯電路，到後面的整合晶片和vhdl語言等等 先學進位制轉換，在學邏輯電路 數位電子技術課本中大概都有哪些內容?第1章 邏輯代數基礎 第2章 閘電路 第3章 組合邏輯電路 第4章 觸...
如何看邏輯電路脈衝時序圖,數位電子技術中時序邏輯電路中時序圖怎麼畫
您是要根據 電路 脈衝時序圖 得到 同步時序邏輯電路嗎？首先根據電路脈衝時序圖，列出 狀態轉換真值表，然後找到 相應的狀態方程 對應觸發器型別rs jk d t 然後找到 相應的驅動方程，然後就可以根據 狀態方程和驅動方程 搭建同步時序邏輯電路。從 狀態轉換真值表 找到 相應的驅動方程，這一步可以用...