1樓:匿名使用者
沒標明的復話,可以認為一樣制吧
不過實際上因該是bai有差的。
「平均du延遲時zhi間tpd反映了邏輯閘的開dao關特性,是閘電路開關速度的引數,它表示閘電路在輸入脈衝波形的作用下,其輸出波形相對於輸入波形延遲了多長的時間. 也就是說,tpd越小,整合數位電路的工作速度就會越快」
所以他是引數,可變~
為什麼ttl閘電路的輸入端懸空時相當於邏輯1
2樓:維維豆奶
因為懸空時可以看作是輸入端接一個無窮大的電阻,當輸入電
阻大於ikω時,輸入電平就變為閾值電壓uth即為高電平,所以相當於邏輯1。數位電路中,把電壓的高低用邏輯電平來表示。
邏輯電平包括高電平和低電平這兩種。在ttl閘電路中,把大於3.5伏的電壓規定為邏輯高電平,用數字1表示;把電壓小於0.3伏的電壓規定為邏輯低電平,用數字0表示。
3樓:匿名使用者
因為懸空時相當於為高阻抗,電壓不為零,此時故為1;接地時相當於沒有阻抗,此端電壓與地電位相同、為零,此時故為0。
ttl門的輸入是從射極輸入,如果懸空,輸入端的那個三極體是截止的,這和輸入高電平(即1)的情況是一樣的,也就相當於輸入1。
在數字邏輯電路中,低電平表示0,高電平表示1。一般規定低電平為0~0.25v,高電平為3.5~5v。
如在移動裝置中電池的電壓會隨使用時間的的推移而降低,如果規定高電平最低為3.5v的話可能裝置的使用時間會大大降低,此時規定的高電平電壓會低一點,最低會有1.7v左右。
擴充套件資料
數位電路中,把電壓的高低用邏輯電平來表示。邏輯電平包括高電平和低電平這兩種。不同的元器件形成的數位電路,電壓對應的邏輯電平也不同。
在ttl閘電路中,把大於3.5伏的電壓規定為邏輯高電平,用數字1表示;把電壓小於0.3伏的電壓規定為邏輯低電平,用數字0表示。
數字電平從低電平(數字「0」)變為高電平(數字「1」)的那一瞬間(時刻)叫作上升沿;數字電平從高電平(數字「1」)變為低電平(數字「0」)的那一瞬間叫作下降沿。
4樓:匿名使用者
再給你一個圖看一下,你就明白了。
因為ttl門的輸入是從射極輸入,如果懸空,輸入端的那個三極體是截止的,這和輸入高電平(即1)的情況是一樣的,也就相當於輸入1。你看一下ttl反相器的內部電路就知道了。
如圖,這是ttl反相器的內部結構,你可以看到輸入端確實是射極輸入的,建議你看一下數電中關於閘電路章節的知識
5樓:匿名使用者
這種很容易理解的,懸空為1、接地為0。懸空時相當於為高阻抗,電壓不為零,此時故為1,接地時相當於沒有阻抗,此端電壓與地電位相同、為零,此時故為0
ttl與非門各個引數對設計電路有什麼參考作用
6樓:
通過引數可以決定是否符合設計要求。
7樓:匿名使用者
接1懸空接0接各區別
ttl與非門的特性引數是什麼?
8樓:曯鐒減
1輸出高電平u(oh):至少有一個輸入端接低電平時
的輸出電平。電壓傳輸特性的截止區的輸出電壓為3.6v,一般產品規定uoh≥2.4v即為合格。
2輸出低電平u(ol):輸入全為高電平時的輸出電平。電壓傳輸特性的飽和區的輸出電壓為0.3v。一般產品規定uol<0.4v時即為合格。
3開門電平u(on):是保證輸出電平達到額定低電平(0.3v)時,所允許輸入高電平的最低值,表示使與非門開通的最小輸入電平。一般產品規定uon≤1.8v。
4關門電平u(off):是保證輸出電平為額定高電平(2.7v左右)時,允許輸入低電平的最大值,表示與非門關斷所允許的最大輸入電平。一般產品要求uoff≥0.8v。
5扇入係數n(i):是指與非門的輸入端數目。
6扇出係數n(o):是指與非門輸出端連線同類門的個數。反映了與非門的帶負載能力。
7平均傳輸延遲時間t(pd):平均延遲時間是衡量閘電路速度的重要指標,指一個矩形波訊號從與非門輸入端到與非門輸出端所延遲的時間。通常將從輸入波上沿中點到輸出波下沿中點的時間延遲稱為導通延遲時間t(phl),從輸入波下沿中點到輸出波上沿中點的時間延遲稱為截止延遲時間t(plh)。
tpd為t(plh)和t(phl)的平均值,ttl門的t(pd)在3~40ns之間。
8平均功耗p:指在空載條件下工作時所消耗的電功率。
組合邏輯電路中為什麼ttl與非閘電路的輸入端懸空時,相當於高電平輸入?
9樓:短短長長長短
在實際電路中,與非門和空閒與非門的輸入引腳應連線到高電平(即通過電阻連線到電源的正電壓)。
進入數字閘電路章節。首先,ttl與非門的兩個輸入端是一個帶有兩個發射器的三極體,並且懸浮端子a的電平被另一個輸入端子b鉗制,因為它們具有相同的基極c,電壓為b+0.7,a=c-0.7=b;y=(ab)'=(bb)'=b'=(1b)'=b';因此,所選擇的零端子相當於連線到高電平。
一般來說,我們在製作電路板時用錫來固定無用的腳,而不是把腳連到電路上,也就是說,把腳放在空氣中。
擴充套件資料:
ttl電平訊號是計算機控制裝置內部資料傳輸的理想訊號。首先,由計算機處理器控制的裝置內部的資料傳輸不需要高電源和低熱損耗。另外,ttl電平訊號直接與積體電路相連,無需昂貴的線路驅動和接收電路。
此外,在計算機處理器控制的裝置內部進行高速資料傳輸,ttl介面的操作可以滿足這一要求。在大多數情況下,ttl通訊採用並行資料傳輸,不適合10英尺以上的距離。
這是由於可靠性和成本。由於並聯介面的相位和不對稱問題,影響了系統的可靠性。
在數位電路中,ttl電子元件構成了電路中使用的電平。電平為電壓範圍,規定輸出高電平大於2.4v,輸出低電平小於0.
4v。在室溫下,一般輸出高電平為3.5v,輸出低電平為0.
2v。最小輸入高電平和低電平:輸入高電平》=2.
0v,輸入低電平<=0.8v,噪聲容限為0.4v。
10樓:匿名使用者
ttl與非閘電路的輸入端是三極體的形式,輸入端是發射極,在輸入端的pn結上,有電阻在內部和電源端vdd連線,所以懸空時,vdd通過電阻和pn接,使得ttl與非閘電路的輸入端為高電平。
11樓:
從原理圖上看,如ttl與非門的輸入端是npn 三極體的發射極,三極體的
基極有電阻接電源vcc,
當三極體的輸入端懸空時,三極體的基極到發射極無電流,三極體截止,通過放大反相使得輸出為低電平。所以輸入端懸空相當於邏輯高電平。實際電路中ttl與非門輸入端可以懸空
描述一個ttl訊號的引數有哪些
12樓:
1輸出高電平u(oh):至少有一個輸入端接低電平時的輸出電平。電壓傳輸特性的截止區的輸出電壓為3.6v,一般產品規定uoh≥2.4v即為合格。
2輸出低電平u(ol):輸入全為高電平時的輸出電平。電壓傳輸特性的飽和區的輸出電壓為0.3v。一般產品規定uol<0.4v時即為合格。
3開門電平u(on):是保證輸出電平達到額定低電平(0.3v)時,所允許輸入高電平的最低值,表示使與非門開通的最小輸入電平。一般產品規定uon≤1.8v。
4關門電平u(off):是保證輸出電平為額定高電平(2.7v左右)時,允許輸入低電平的最大值,表示與非門關斷所允許的最大輸入電平。一般產品要求uoff≥0.8v。
5扇入係數n(i):是指與非門的輸入端數目。
6扇出係數n(o):是指與非門輸出端連線同類門的個數。反映了與非門的帶負載能力。
7平均傳輸延遲時間t(pd):平均延遲時間是衡量閘電路速度的重要指標,指一個矩形波訊號從與非門輸入端到與非門輸出端所延遲的時間。通常將從輸入波上沿中點到輸出波下沿中點的時間延遲稱為導通延遲時間t(phl),從輸入波下沿中點到輸出波上沿中點的時間延遲稱為截止延遲時間t(plh)。
tpd為t(plh)和t(phl)的平均值,ttl門的t(pd)在3~40ns之間。
8平均功耗p:指在空載條件下工作時所消耗的電功率。
閘電路符號在中如何輸入,閘電路符號在word中如何輸入
閘電路符號在word中是不太好直接輸入的，如果一定要這樣輸入，你只有做出圖形插入。office上做電路等，你應該使用office visio 這個軟體，它是office 家族成員之一，是專門製作電路圖 流程圖等等的專用軟體，它做的圖可直接轉到word中去。microsoft 公式3.0 主要就是做公...
TTL與非閘電路晶片有關引腳規定接1電平,在實際電路中為什麼不能懸空而必須接vcc
ttl電路輸入允許懸空，懸空是高電平 cmos電路輸入不允許懸空，因為懸空時電平不確定。對於ttl，實際電路中不懸空一般有以下目的 1 懸空時，抗干擾能力稍差。2 懸空時，更換cmos器件時，電路不能通用。為什麼ttl與非門輸入端懸空相當於接高電平?實際電路中,閒置管腳應如何處理?實際電路中，與非門...
閘電路的傳輸延遲時間tpd對數位電路有何影響
平均延遲時間tpd反映了邏輯閘的開關特性,是閘電路開關速度的引數，它表示閘電路在輸入脈衝波形的作用下，其輸出波形相對於輸入波形延遲了多長的時間.也就是說，tpd越小，整合數位電路的工作速度就會越快 如何用振盪法測量閘電路的平均延遲時間?使用奇數個閘電路首尾相接構成環形振盪器，測試振盪週期，除以2倍閘...